瑞萨电子在 MPU 产品阵容中新增带有 AI 加速器的可重构处理器

在 2025 年的 Embedded World 展会上，瑞萨电子正式推出其最新中端 AI 处理器系列成员——RZ/V2N 微处理器（MPU）。该产品基于四个 Arm Cortex-A55 内核和一个 Cortex-M33 内核，配备 Arm Mali-C55 图像信号处理器（ISP），旨在将高性能与低功耗相结合。

RZ/V2N 微处理器的设计专注于高性能、小尺寸及低功耗，其主要特点包括：
四个 1.8 GHz 的 Arm Cortex-A55 CPU 内核
一个 100 MHz Cortex-M33 系统管理内核，具备片上浮点运算单元（FPU）和数字信号处理（DSP）扩展
瑞萨电子的 AI3 动态可重构 AI 加速器
Arm Mali-C55 图像信号处理器
可选的 3D 图形引擎（GE3D）、图像信号处理器（ISP）、图像缩放单元（ISU）和视频编解码器单元（VCD）
1.5 MB 片上 SRAM
双通道 MIPI 摄像头接口
支持六通道 CAN/CANFD、以太网和 USB 3.2 的广泛输入输出接口

优化设计
RZ/V2N 的高性能设计确保了其低物理尺寸和低功耗特性。其采用 15 mm x 15 mm 的 BGA 封装，能够在无主动冷却的条件下运行，适合对噪声和空间有严格要求的应用场景。

双摄像头支持
RZ/V2N 针对立体视觉系统进行了优化，支持同时从两个摄像头捕获双角度图像。这种配置增强了 3D 对象检测等多种应用场景的分析能力。例如，一个摄像头可能用于停车场的汽车数量计算，而另一个则负责车牌识别。

AI 功能
RZ/V2N MPU 的 AI 功能依靠瑞萨电子的 DRP-AI3 动态可重构处理器，提供每瓦 10 tera 运算（TPOS/W）的高效能，并具备 15 AI 推理 TOPS 的性能提升。智能修剪技术进一步提升了效率，消除了不相关的数据，使 AI 处理更加高效。
AI3 可独立于主 CPU 运行，其 DRP 内核包含 96 个 AI 处理单元和一个 2,048 个 INT8 格式的矩阵乘法累加（AI-MAC）单元，具有独立的 DMA 控制器，以加快数据传输速度。

动态可重构
该 MPU 的可重构性使其能够根据特定计算任务进行优化，具有类似于现场可编程门阵列（FPGA）的灵活性。这种设计提升了其执行并行任务的能力，使其在多种应用场合表现出色。

支持与可用性
RZ/V2N 作为瑞萨电子视觉 AI MPU 系列的中端产品，提供了广泛的性能范围和低功耗选择。瑞萨提供完整的开发堆栈及多个参考设计，包括双摄像头 AI 行车记录仪解决方案，旨在帮助产品设计人员更快地启动评估。
该双摄像头解决方案集成了实时视觉推理的硬件和软件，具备前置高级驾驶辅助系统（ADAS）及驾驶员监控系统（DMS），并支持快速唤醒和低功耗待机模式，确保事件记录的即时性。

目前，RZ/V2N 和 RZ/V2N 四核视觉 AI MPU 评估套件已通过瑞萨电子标准分销渠道提供。
如需更多信息，请访问瑞萨电子官网或查看 RZ/V2N 微处理器的数据手册。